何时进入千倍能效优势的存算一体热兵器时代? —— 一种算法-架构协同设计方法



活动地点:校本部东区计算机大楼1001会议室

活动时间:2020-12-02 14:00:00

报 告 人:蒋力,上海交通大学 副教授、博导

报告时间:12月2日(周三)14:00-16:00

报告地点:校本部东区计算机大楼1001会议室

邀 请 人:刘通

报告摘要:

过去十年算力以惊人的速度发展,支撑着人工智能领域的前行,然而在后摩尔时代,传统工艺和架构的计算芯片面临着存储墙和能效墙的巨大瓶颈。为了解决存储墙和能效墙的问题,基于忆阻器新工艺的存算一体架构成为极具竞争力的计算形态。忆阻器工艺在智能计算,功耗,集成度和成本都有明显优势。然而,也面临着集成密度、可扩展性不足,工艺波动导致计算不稳定问题,最终使其承载大型复杂神经网络的能力受到限制。本次报告将会介绍我们通过算法与架构协同设计与优化方法,来解决基于忆阻器的存算一体架构在可扩展性和计算稳定性方面的问题,加速这一革命新技术的产业落地。

报告人简介:

蒋力,上海交通大学副教授、博导。从事芯片设计自动化EDA,新兴工艺、新兴应用与计算机体系结构的协同优化,基于机器学习算法的芯片及硬件系统性能、可靠性提升等。在 EDA与体系结构领域顶级/主流国际会议和期刊上发表论文50余篇。其中一篇获ICCAD最佳论文提名。据IEEE数字图书馆统计,5篇论文在其会议所收录的所有论文中引用数排前5%。成果得到业界专家高度认可与跟踪引用,包括郑南宁院士、William Dally 院士、Chengming Hu,及数名ACM/IEEE fellow,部分成果被纳入IEEE P1838标准,与台积电、华为及阿里巴巴合作多项技术并落地。曾获IEEE ATS 2014最佳博士论文奖,IEEE芯片测试技术委员会E. J. McCluskey Doctoral Thesis Award亚洲区第一名。ACM上海新星奖。CCF集成电路Early Career Award。他在MICRO, DATE, ASP-DAC, ITC-Asia, ATS, CFTC, CTC等国际和国家会议中担任联席主席和TPC成员。他是IET计算机数字技术,VLSI集成电路期刊的副主编。


  • 快速导航
  • 国际交流

版权所有 © 上海大学   沪ICP备09014157   地址:上海市宝山区上大路99号   邮编:200444   电话总机:021-96928188   校内电话查询
互联网违法和不良信息举报   举报电话   举报邮箱   沪公网安备31009102000049号
技术支持:上海大学信息化工作办公室   联系我们